

II.1.6. LES PERTES PAR COMMUTATION

cours6

Le calcul approximatif des pertes par commutation peut se faire en supposant la variation linéaire de v_{CE} et de i_C .

L'énergie dissipée dans le transistor dans l'intervalle de temps t vaut :

$$W = \int_0^t v_{CE} \cdot i_C \cdot dt \tag{II.23}$$

et les pertes sont données par :

$$P = W \cdot f \tag{II.24}$$

f étant la fréquence de commutation.

II.1.6.1. Pertes à la fermeture

Les allures simplifiées de l'évolution de i_C et v_{CE} à la fermeture sont représentées sur la figure II.17 (à comparer aux tracés de la figure II.16)




Figure II.17. Formes d'ondes linéarisées correspondant la fermeture

Pour un calcul simplifié on utilise la relation :

$$W_{en} = V_{CC} \cdot (I_S + I_{RRM}) \cdot t_r \tag{II.25}$$

II.1.6.2. Pertes à l'ouverture

En considérant $v_{CE}=V_{CC}$ et en supposant la variation linéaire de i_C dans l'intervalle t_c (figure II.16) on a :

$$i_C = I_S \cdot \left(1 - \frac{t}{t_c}\right) \text{ et } v_{CE} = V_{CC} \tag{II.26}$$

Donc, on peut écrire la suivante équation :

$$W_{bl_1} = \int_0^{t_c} V_{CC} \cdot I_S \cdot \left(1 - \frac{t}{t_c}\right) \cdot dt = \frac{V_{CC} \cdot I_S \cdot t_c}{2} \tag{II.27}$$

En supposant que i_C a aussi variation linéaire sur l'intervalle t_{ri} , on trouve :

$$W_{bl_2} = \frac{V_{CC} \cdot I_S \cdot t_{ri}}{5} \tag{II.28}$$

L'énergie dissipée au blocage du transistor sera :

$$W_{bl} = W_{bl_1} + W_{bl_2} \quad (\text{II.29})$$

II.1.6.3. Pertes a l'état conducteur

Dans cet état, la puissance dissipée est donnée par la relation :

$$P_C = (V_{CEsat} \cdot I_C + V_{BE} \cdot I_B) \cdot \frac{t_{cond}}{T} \quad (\text{II.30})$$

avec :

t_{cond} : durée de conduction

T : période de commutation

II.2. LA COMMANDE DU TRANSISTOR BIPOLAIRE.

C'est la commande qui conditionne le bon fonctionnement du transistor. La complexité du schéma est liée à la fréquence de travail et à la valeur du courant de collecteur.

La commande doit satisfaire aux exigences suivantes:

1. injecter rapidement (habituellement en moins d'une μs) à la mise en conduction une quantité suffisante de porteurs pour réduire l'interférence courant - tension; v_{CE} doit décroître rapidement et i_B doit présenter une pointe de $3I_{Bsat}$ environ (figure II.18).

Un tel courant de commande peut être obtenu avec un transistor auxiliaire T_1 , associé à un circuit R_2 C_2 ou avec un condensateur d'accélération C_A connecté en parallèle sur la résistance de limitation R_B (figure II.19).




Figure II.18. Forme d'onde pour le courant de base à la fermeture




Figure II.19. Méthodes pour accélérer la fermeture

R_B se calcule pour limiter le courant de base à sa valeur I_{Bsat} :

$$R_B = \frac{V_B - V_{BEsat}}{I_{Bsat}} \quad (II.31)$$

L'égalité de la charge électrique stockée dans C_A entre les moments de commutation et de la charge électrique à injecter ou extraire de la base donne :

$$R_B \cdot I_B \cdot C_A = t_{Bef} \cdot I_B \Rightarrow C_A = \frac{t_{Bef}}{R_B} \quad (II.32)$$

avec $-\tau_{Bef}$: durée effective de vie des porteurs majoritaires dans la base ;

$$-\tau_{Bef} = \beta \tau_C = \beta / 2\pi f_T$$

$-\tau_C$: durée effective de vie des porteurs minoritaires dans la base

f_T : fréquence de transition.

Il convient d'éviter dans la réalisation du montage la réaction des inductances parasites pour permettre une croissance franche de i_B .

2. réduire au maximum le temps de stockage t_s à l'ouverture par contrôle de la charge stockée pendant la conduction.

V_{CE} doit donc être proche de V_{CEsat} et le transistor doit fonctionner en régime quasisaturé.

La solution consiste à utiliser un réseau antisaturation.

3. réduire le temps de descente t_f du courant de collecteur à l'ouverture par contrôle de la vitesse d'extraction de la charge stockée.

Cette extraction est faite par polarisation inverse de la jonction émetteur, donc par un courant négatif de base I_B : (figures II.14 et II.16). Ce courant négatif doit être maintenu pendant tout l'intervalle de blocage pour éviter l'apparition d'un courant inverse dans le transistor en cas d'une tension v_{CE} négative.

* Si la charge stockée est évacuée trop vite par un courant de base $-I_{B2}$ élevé, la jonction base-émetteur risque de se vider la première des porteurs de type P et de se bloquer.

Le temps t_s , sera réduit, la diminution de i_C apparaissant plus tôt, mais la jonction base-collecteur polarisée en inverse se comporte comme une diode lente, amenant un traînage du courant collecteur en présence des valeurs élevées de v_{CE} d'où des pertes en forte augmentation (figure II.20.a).

* Si la charge stockée est évacuée trop lentement, la jonction collecteur base est vidée la première. Le traînage de i_C est plus court, mais vu les valeurs plus grandes, les pertes sont importantes (figure II.20.b).




Figure II.20. Formes de traînage pour le courant de collecteur

La vitesse d'extraction de la charge doit être modérée pour permettre aux jonctions de se bloquer presque simultanément. Le montage est donné sur la figure II.21.

La résistance R_{B1} détermine $-I_{B2}$

L_B contrôle $-di_{B2}/dt$ donc la vitesse d'extraction. D_1 empêche la diminution de la croissance de i_B au blocage, oscillations pouvant occasionner des conductions parasites du transistor.

4. assurer la protection du transistor contre les surcharges prévisibles ou accidentelles.

Le contrôle de i_c ou de v_{CEsat} amène la commande à bloquer le transistor s'il y a dépassement des valeurs de consigne.




Figure II.21. Réglage de la vitesse d'extraction de la charge stockée

Dans le premier cas, i_c est surveillé. Dans le second cas, on surveille v_{CE} pour détecter son dépassement vis à vis du v_{CEsat} imposé, ce qui révèle une augmentation anormale de i_c .

Pour le calcul du schéma de protection, il faut tenir compte de τ qui amène un retard au blocage, le point de fonctionnement ne devant pas quitter l'aire RBSOA jusqu'à l'interruption de i_c .

Une inductance série dans le circuit collecteur-émetteur limitant la rapidité l'augmentation du courant de défaut est souvent nécessaire.

Dans les convertisseurs statiques, la protection des transistors de puissance est habituellement organisée sous forme d'une protection active décentralisée: chaque transistor gère sa propre protection de manière autonome; on trouve des circuits intégrés intelligents qui assurent la commande et la protection des transistors de puissance.

II.3. TRANSISTOR DARLINGTON

Les transistors bipolaires de puissance, et plus particulièrement ceux en haute tension, ont un gain statique en courant base-collecteur h_{FE} (ou β) assez modeste (d'ordinaire compris entre 5 et 10). Il est donc nécessaire de construire des commandes capables de fournir des courants de base élevés, montages complexes et chers.

Pour augmenter le gain, on peut connecter les transistors en montage Darlington ou triple Darlington (figures II.22 a et b).

Le montage Darlington peut être réalisé par l'intermédiaire de deux transistors séparés ou sous forme intégrée (MD: Monolithique Darlington). Son utilisation en électronique de puissance offre la possibilité d'augmenter la puissance commutée et simultanément de développer des commandes de faible puissance, peu onéreuses.

La chute de tension en conduction est supérieure à celle d'un transistor bipolaire classique.

Le comportement en conduction

a. gain en courant (h_{FE} ou β)

Pour le schéma théorique de la figure II.22.a, on peut écrire les relations :

$$I_C = I_{C_1} + I_{C_2} \quad (\text{II.33})$$

$$I_{B_2} = I_{B_1} + I_{C_1} \quad (\text{II.34})$$

$$I_{C_1} = b_1 \cdot I_{B_1} \quad (\text{II.35})$$

$$I_{C_2} = b_2 \cdot I_{B_2} \quad (\text{II.36})$$

avec β_1 et β_2 les gains statiques en courant base-collecteur des transistors T_1 et T_2 .

Il en résulte :


$$I_C = b_1 I_{B1} + b_2 (I_{B1} + b_1 I_{B1})$$

$$I_C = I_{B1} (b_1 + b_2 + b_1 b_2)$$

D'où le gain en courant du montage Darlington :

$$b = h_{FE} = \frac{I_C}{I_{B1}} = b_1 + b_2 + b_1 \cdot b_2 \quad (\text{II.37})$$

Cette expression ne tient compte des courants de fuite des 2 transistors, courants liés à la température.



a) b)
Figure II.22. Montage Darlington

Pratiquement, on doit connecter des résistances pour stabiliser les courants de fuite et réduire leur effets (figure II.23)




Figure II.23. Montage Darlington avec résistances pour stabiliser les courants de fuite

Les relations peuvent alors s'écrire:

$$I_C = I_{C_1} + I_{C_2} \quad (\text{II.38})$$

$$I_{C_1} = b_1 \cdot I_{B_1} + I_{CE0_1} = b_1 \cdot \left[I_B - \frac{V_{BE_1} + V_{BE_2}}{R_1} \right] + I_{CE0_1} \quad (\text{II.39})$$

$$I_{C_2} = b_2 \cdot I_{B_2} + I_{CE0_2} = b_2 \cdot \left[I_{C_1} + I_{B_1} - \frac{V_{BE_2}}{R_2} \right] + I_{CE0_2} \quad (\text{II.40})$$

I_{CE0_1} et I_{CE0_2} désignant les courants de fuite.

La relation (II.40) peut encore s'écrire :

$$I_{C_2} = b_2 \cdot \left[b_1 \left(I_B - \frac{V_{BE_1} + V_{BE_2}}{R_1} \right) + I_{CE0_1} + I_{B_1} - \frac{V_{BE_2}}{R_2} \right] + I_{CE0_2} \quad (\text{II.41})$$

d'où :

$$I_C = I_B \cdot (b_1 + b_2 + b_1 \cdot b_2) + (1 + b_2) \cdot \left[I_{CE0_1} - b_1 \cdot \left(\frac{V_{BE_2} + V_{BE_2}}{R_1} \right) \right] + \left(I_{CE0_2} - b_2 \cdot \frac{V_{BE_2}}{R_2} \right) - b_2 \cdot \frac{V_{BE_2} + V_{BE_2}}{R_1} \quad (\text{II.42})$$

On peut noter : $b = b_1 + b_2 + b_1 b_2$ et $b_f = I_C / I_B$

L'expression (II.42) montre la possibilité de compenser la contribution des courants de fuite: en choisissant judicieusement les valeurs R_1 et R_2 , on peut rendre négligeables les termes correctifs.

On s'aperçoit que le gain est un peu diminué par rapport au cas idéal.

b. Caractéristique de transfert $I_{B_1}(I_C)$

b_1 et b_2 dépendent de I_C . La relation (II.42) est donc d'un emploi difficile en régime saturé. Il est préférable pour calculer le gain global de construire la caractéristique de transfert $I_{B_1}(I_C)$.

DISPOSITIVES SEMICONDUCTEURS DE PUISSANCE

Connaissant $I_{B1}(I_{C1})$ du transistor T_1 , on construit $I_{B2}(I_{C1})$ car $I_{B2}=I_{B1}+I_{C1}$. Cette construction graphique est présentée en suite :




Figure II.24. Caractéristique $I_{B2}=I_{B1}+I_{C1}=f(I_{C1})$

Le tracé côte à côte de $I_{B2}(I_{C1})$ et $I_{B2}(I_{C2})$ permet de calculer et tracer $I_{B2}(I_C)$ car $I_C=I_{C1}+I_{C2}$. Cette construction et la caractéristique de transfert sont données sur les figures II.25 et II.26.




Figure II.25. Calcul de la caractéristique $I_{B1}=f(I_C)$




Figure II.26. Caractéristique de transfert $I_{B1}=f(I_C)$

c. La tension de saturation

Pour le montage Darlington, $V_{CE}=V_{CE1}+V_{BE2}$

(II.43)

V_{CE} dépend de β .

En effet, V_{CE1} dépend beaucoup de I_{B1} à I_C constant, alors que V_{BE2} est pratiquement constante :

La figure II.27 illustre cette variation.

Le Darlington se sature à I_C constant si I_{B1} augmente. Alors $\beta_1 = I_{C1}/I_{B1}$ et β diminuent. A une certaine valeur I_{B1} , T_1 est saturé, mais T_2 continue fonctionner avec son gain, car T_1 se comporte comme un dispositif d'anti-saturation pour T_2 . Dès lors, V_{CE} ne se modifie pas si I_{B1} continue a croître.




Figure II.27. Tension collecteur-émetteur et ses composants pour l'état conducteur du Darlington

Donc le Darlington saturé signifie : T_1 saturé, T_2 quasi-saturé. V_{BE2} est la contribution la plus importante dans la valeur de la tension de saturation V_{Cesat} et constitue pratiquement sa limite inférieure.

V_{Cesat} dépend aussi de I_C . A β donné $V_{Cesat}(I_C)$ est semblable à celle du transistor bipolaire.